在某種設(shè)計(jì)的電路中，雙通道（大電容和小電容）或多通道（由三個(gè)以上的小電容組成），一般用在dsp中，目的是為了使頻率特性更好。）在 電容的接地端，（地線的寬度和首先會(huì)引起它的頻率特性），例如ccd布局中的旁路，您需要測(cè)量電容接地端的紋波。 這是指近地端。

濾除直流饋線中的所有交流分量。不同的電容器可以并聯(lián)。低頻濾波需要大電容，但引線電感不適合濾波高頻。高頻濾波要求電容小，不適合濾波低頻。同時(shí)濾除高頻和低頻。

有的濾波電路采用3個(gè)電容并聯(lián)，分別是電解電容、紙電容、云母電容，分別濾除工頻、音頻和射頻。并聯(lián)后電容的esr會(huì)變小。

所以電路圖中經(jīng)常會(huì)有一排排的電容，大部分是0.1uf和10uf的。你如何計(jì)算大小和數(shù)量？

一般來(lái)說，它是一個(gè)去耦電容。

芯片或數(shù)字電路通斷時(shí)，對(duì)電源影響很大，電源波動(dòng)很大，所以必須用電容去耦。

容量一般是芯片開關(guān)頻率的倒數(shù)。如果頻率為1MHz，使用1/1M，也就是1uF電容。它可以更大。

每個(gè)芯片盡量有一個(gè)去耦電容，電源處有一個(gè)去耦電容。

一般設(shè)計(jì)中提到電源去耦通常使用0.1uF、10uF、2.2uF、47uF。在實(shí)際應(yīng)用中如何選擇？根據(jù)不同的功率輸出或后續(xù)電路？

通常情況下，并聯(lián)兩個(gè)電容器就足夠了，但對(duì)于某些電路，并聯(lián)增加更多的電容器可能會(huì)更好。

將不同電容值的電容器并聯(lián)可以保證在很寬的頻率范圍內(nèi)獲得極低的交流阻抗。

在運(yùn)算放大器電源抑制（PSR）能力降低的頻率范圍內(nèi)，電源旁路尤為重要。電容器可以補(bǔ)償放大器 PSR 的下降。在較寬的頻率范圍內(nèi)，這種低阻抗路徑可以確保噪聲不會(huì)進(jìn)入芯片。

在較低頻率下，較大的電容器可以提供接地的低阻抗路徑。一旦這些電容器達(dá)到自諧振頻率，它們的電容特性就會(huì)消失并變成具有電感特性的元件。這是多個(gè)電容器并聯(lián)使用的主要原因。它們可以在很寬的頻率范圍內(nèi)保持低交流阻抗。

在電源濾波電路中，0.1uf和10uf電容一起使用有什么效果？

電路原理圖

芯片供電需要穩(wěn)定的供電，但實(shí)際供電并不穩(wěn)定，混雜高頻和低頻干擾。

實(shí)際電容與理想電容相差很大，同時(shí)具有RLC的三個(gè)特性。

10uf電容對(duì)濾除低頻干擾有很好的效果，但對(duì)于高頻干擾，電容是感性的，阻抗大，不能有效濾除。因此，使用一個(gè)0.1uf的電容來(lái)濾除高頻成分。

如果您的設(shè)計(jì)要求不高，則無(wú)需完全遵循此規(guī)則。

根據(jù)經(jīng)驗(yàn)，電路的總電源原理圖和這些電容在設(shè)計(jì)原理圖的時(shí)候是一起畫的，因?yàn)槭峭粋€(gè)網(wǎng)絡(luò)，但是實(shí)際PCB設(shè)計(jì)完成的時(shí)候，這些電容是放在各自的IC里面的。

電容器的電容越大，信號(hào)頻率越大，電容器呈現(xiàn)的交流阻抗越小。

電源（或信號(hào)）或多或少會(huì)疊加一些對(duì)系統(tǒng)不利的高頻和低頻交流信號(hào)。

電容與IC電源腳并聯(lián)到地，一般是為了濾除那些對(duì)系統(tǒng)不利的交流信號(hào)。

10uf電容和0.1uf一起使用，使電源（或信號(hào)）對(duì)地的交流阻抗在很寬的頻率范圍內(nèi)非常小，從而可以更干凈地濾除交流成分。

總結(jié)：由于實(shí)際供電，存在高頻和低頻干擾雜波，10uf電容對(duì)濾除低頻雜波效果很好，但對(duì)于高頻雜波，電容是感性的，阻抗大，無(wú)法有效過濾。因此，使用0.1uf的電容濾除高頻雜波。