開發(fā)帶有處理器的電子產(chǎn)品時，如何提高抗干擾能力和電磁兼容性？

1、以下系統(tǒng)需要特別注意抗電磁干擾。

(1)單片機(jī)時鐘頻率非常高，總線周期非常快的系統(tǒng)。

(2)系統(tǒng)包括火花發(fā)生繼電器、大電流開關(guān)等大功率、大電流驅(qū)動電路。

(3)配備微弱模擬信號電路和高精度A/D轉(zhuǎn)換電路的系統(tǒng)。

2、采取以下措施提高系統(tǒng)的抗電磁干擾能力。

(1)選擇低頻單片機(jī)。

選擇外部時鐘頻率較低的單片機(jī)可以有效降低噪聲，提高系統(tǒng)的抗干擾能力。對于相同頻率的方波和正弦波，方波的高頻分量遠(yuǎn)大于正弦波的高頻分量。方波高頻分量的幅度比基波小，但頻率越高，越容易作為噪聲源發(fā)射出去。千分尺產(chǎn)生的影響峰值的高頻噪聲約為 3。時鐘頻率加倍。

(2) 減少信號傳輸失真

微控制器主要使用高速 CMOS 技術(shù)制造。信號輸入端靜態(tài)輸入電流約1mA，輸入電容約10PF，輸入阻抗很高。高速CMOS電路的輸出端具有相當(dāng)大的負(fù)載能力，即比較大。長導(dǎo)線通向具有非常高輸入阻抗的輸入端子。反射問題非常嚴(yán)重，造成信號失真，增加系統(tǒng)噪聲。如果Tpd>Tr，則成為傳輸線問題，需要考慮信號反射、阻抗匹配等問題。

信號在印刷電路板上的延遲時間與引線的特性阻抗有關(guān)，而引線的特性阻抗與印刷電路板材料的介電常數(shù)有關(guān)。信號在印刷電路板引線上的傳輸速度大致可以認(rèn)為是光速的1/3～1/2左右。由微控制器組成的系統(tǒng)中常用的邏輯電話組件具有 3 至 18 ns 的 Tr（標(biāo)準(zhǔn)延遲時間）。

在印刷電路板上，信號通過一個 7W 電阻和 25cm 長的引線，線路延遲約為 4-20ns。也就是說，印制電路的信號引線越短越好，長不要超過25厘米。此外，過孔的數(shù)量應(yīng)盡可能少，盡量少于兩個。

如果信號上升時間快于信號延遲時間，則應(yīng)按高速電子處理。這時就需要考慮傳輸線的阻抗匹配。印刷電路板上集成塊之間的信號傳輸應(yīng)避免 Td> Trd 情況。印刷電路板越大，系統(tǒng)運(yùn)行速度越快。速度是不可能的。

以下結(jié)論總結(jié)了印刷電路板設(shè)計(jì)的規(guī)則。

信號在印刷電路板上傳輸，其延遲時間不得超過所用設(shè)備的標(biāo)稱延遲時間。

(3) 減少信號線之間的相互干擾。

在 A 點(diǎn)上升時間為 Tr 的階躍信號通過引線 AB 傳輸?shù)?B 端。 AB線上的信號延遲時間為Td。在D點(diǎn)，A點(diǎn)信號的前向傳輸，到達(dá)B點(diǎn)后的信號反射，以及AB線的延遲，在Td時間后感應(yīng)出寬度為Tr的尋呼脈沖信號。在 C 點(diǎn)，信號在 AB 處的傳輸和反射感應(yīng)出一個正脈沖信號，其寬度是 AB 線處信號延遲時間的兩倍，即 2Td。這是信號之間的相互干擾。干擾信號的強(qiáng)弱與C點(diǎn)信號的di/at和線間距離有關(guān)。如果兩條信號線不是很長，你在AB中看到的其實(shí)是兩條脈沖的疊加。

采用CMOS技術(shù)的微控制具有高輸入阻抗、高噪聲、高抗噪性，100～200mv的噪聲疊加在數(shù)字電路上，不影響運(yùn)行。如果圖中的AB線是模擬信號，這種干擾是不能容忍的。例如，印刷電路板是四層板，其中一層是大面積接地或雙面板，如果信號線的對面是大面積接地，就會發(fā)生相互干擾。它在此類信號期間減少。原因是如果接地面積大，信號線的特征阻抗會降低，信號在D端的反射會明顯減少。特性阻抗與從信號線到地的介質(zhì)介電常數(shù)的平方成反比，與介質(zhì)厚度的自然對數(shù)成正比。如果AB線是模擬信號，AB線下面一定要有很大的面積，AB線和CD線的距離一定要大于2，避免數(shù)字電路信號線CD和AB的干擾。嗯。高達(dá)AB線與地面距離的3倍?？梢圆糠制帘?，將地線放在有引線一側(cè)的引線左右兩側(cè)。

(4) 降低來自電源的噪音

電源為系統(tǒng)供電，但會增加電源的噪聲。電路中的微控制器復(fù)位線、中斷線和其他控制線容易受到外部噪聲的干擾。對電網(wǎng)的強(qiáng)干擾通過電源進(jìn)入電路。即使在電池供電的系統(tǒng)中，電池本身也有高頻噪聲。模擬電路的模擬信號不能承受電源的干擾。

(5)注意印刷線路板及零件的高頻特性。

對于高頻，印刷電路板上的引線、過孔、電阻、電容和連接器的分布電感和電容是不可忽略的。電容的分布電感不能忽略，電感的分布電容也不能忽略。電阻產(chǎn)生高頻信號的反射，引線的分布電容起作用。如果長度大于噪聲頻率對應(yīng)波長的1/20，就會產(chǎn)生天線效應(yīng)，引線會產(chǎn)生噪聲。

印刷電路板上的通孔產(chǎn)生大約 0.6pf 的電容。

集成電路本身的封裝材料引入了2-6pf的電容。

電路板上連接器的分布電感為520nH。雙列直插式 24 引腳集成電路串接器引入了 4-18nH 的分布電感。

這些小的分布參數(shù)在這個低頻微控制器系統(tǒng)系列中可以忽略不計(jì)。應(yīng)特別注意高速系統(tǒng)。

(6) 組件布局要合理劃分

元件在印刷電路板上的位置必須考慮抗電磁干擾的問題。原則之一是使組件之間的引線盡可能短。在布局中，模擬信號部分、高速數(shù)字電路部分和噪聲源部分（繼電器、大電流開關(guān)等）應(yīng)適當(dāng)分離，以盡量減少信號耦合。

手柄 G 地線

電源線和地線在印刷電路板上至關(guān)重要?？朔姶鸥蓴_重要的方法是接地。

對于雙面板，地線布置尤為特殊。通過使用單點(diǎn)接地，電源和地從電源的兩端連接到印刷電路板。電源有一個觸點(diǎn)和一個地。我有一個聯(lián)系方式。印刷電路板需要多條返回地線。這些在返回電源的觸點(diǎn)處收集。這就是所謂的單點(diǎn)地球。所謂大功率器件的模擬地、數(shù)字地、地劃分，是指布線分離，一切都匯聚到這個接地點(diǎn)。連接印刷電路板以外的信號時，通常使用屏蔽電纜。對于高頻和數(shù)字信號，屏蔽電纜的兩端都接地。低頻模擬信號屏蔽線的一端必須接地。

對噪聲和干擾非常敏感的電路，尤其是那些具有高頻噪聲的電路，應(yīng)使用金屬蓋進(jìn)行屏蔽。

(7) 有效利用去耦電容。

一個好的高頻去耦電容可以去除高達(dá)1GHz的高頻成分。陶瓷貼片電容器或多層陶瓷電容器具有更好的高頻特性。

在設(shè)計(jì)印刷電路板時，需要在每個集成電路的電源和地之間加一個去耦電容。去耦電容有兩個作用。一種是集成電路儲能電容器，在集成電路開閉時提供和吸收充放電能量。另一個被繞過。設(shè)備的高頻噪聲。數(shù)字電路中典型的0.1uf去耦電容分布電感為5nH，并聯(lián)諧振頻率約為7MHz。這意味著它對10MHz以下的噪聲有較好的去耦效果，對40MHz以上的噪聲影響不大。

1uf和10uf電容，并聯(lián)諧振頻率20MHz以上，去除高頻噪聲效果極佳。即使在電池供電的系統(tǒng)中，在電源進(jìn)入印刷電路板的地方使用 1 uf 或 10 uf 高頻電容器通常也是有利的。

每10個集成電路，需要加一個電容，稱為充放電電容，或稱儲能電容。電容器的尺寸可以是10 uf。不要使用電解電容。電解電容用兩層pu膜包裹。這種纏繞結(jié)構(gòu)在高頻下充當(dāng)電感。使用膽電容或聚碳酸酯電容

去耦電容值的選擇不準(zhǔn)確，可以根據(jù)C=1/f計(jì)算。也就是說，10 MHz 為 0.1 uf，由微控制器組成的系統(tǒng)為 0.1 uf 和 0.01 uf 之間。

3、有降低噪音和電磁干擾的經(jīng)驗(yàn)。

(1) 可以使用低速烙鐵頭代替高速烙鐵頭。在關(guān)鍵區(qū)域使用高速提示。

(2)可以串聯(lián)電阻，降低控制電路頂部和底部的跳變率。

(3) 確保為繼電器等提供一些阻尼。

(4) 使用滿足系統(tǒng)要求的低頻率時鐘。

(5) 時鐘發(fā)生器應(yīng)盡可能靠近使用時鐘的設(shè)備。晶振外殼必須接地。

(6) 用地線環(huán)繞時鐘區(qū)，使時鐘線盡可能短。

(7)使I/O驅(qū)動電路盡可能靠近印制電路板邊緣，并盡快遠(yuǎn)離印制電路板。您需要過濾進(jìn)入印刷電路板的信號，以及來自高噪聲區(qū)域的信號。同時，應(yīng)采用一系列終端電阻，以減少信號反射。

(8) MCD 的不必要端必須連接到高電平、接地或定義為輸出端。此外，需要連接到電源地的集成電路的末端應(yīng)連接，不要讓它們懸空。

(9) 不要讓未使用的門電路的輸入端懸空。將未使用的運(yùn)算放大器的正輸入端接地，并將負(fù)輸入端連接到輸出端。

(10)印刷電路板應(yīng)使用45x線而不是90x線，以減少外部輻射和高頻信號的耦合。

(11)印刷電路板按頻率和電流的開關(guān)特性劃分，噪聲成分和非噪聲成分必須進(jìn)一步分離。

(12) 單面板和雙面板使用單點(diǎn)供電和單點(diǎn)接地。電源線和地線應(yīng)盡可能粗。如果經(jīng)濟(jì)的話，可以使用多層板來降低電源的容感。電源和接地。

(13) 使時鐘、總線和片選信號遠(yuǎn)離 I/O 線和連接器。

(14) 模擬電壓輸入線和參考電壓端盡量遠(yuǎn)離數(shù)字電路的信號線，尤其是時鐘。

(15) 對于 A/D 器件，將數(shù)字和模擬部分集成在一起，而不是將它們相交。

(16)與I/O線垂直的時鐘線比平行I/O線干擾小，時鐘元件管腳離I/O線更遠(yuǎn)。

(17) 元件引腳盡量短，去耦電容引腳盡量短。

(18) 鍵線盡量粗，兩側(cè)加保護(hù)接地。高速線路應(yīng)短而直。

(19) 噪聲敏感線路不應(yīng)與大電流、高速開關(guān)線路平行。

(20) 不要在晶體單元下方或噪聲敏感設(shè)備下方布線。

(21)對于弱信號電路，不要在低頻電路周圍形成電流回路。

(22) 不要形成信號回路。如果不可避免，請盡量縮小環(huán)路面積。

(23) 每個集成電路一個去耦電容器。每個電解電容應(yīng)加一個小的高頻旁路電容。

(24)使用大容量鉭電容或?qū)Ｓ秒娙荽骐娊怆娙輰δ茈娙葸M(jìn)行充放電。使用管狀電容器時，外殼必須接地。